IBM hat die laut eigenen Angaben weltweit erste Chiptechnologie unter 1 Nanometer vorgestellt. Basierend auf einer neuen Transistorarchitektur bei 0,7 nm oder 7 Ångström, soll der Sub-1-nm-Chip die Halbleiterindustrie im kommenden Jahrzehnt weiter vorantreiben, so Big Blue in einer Aussendung dazu. Halbleiter spielen eine zentrale Rolle in nahezu allen Bereichen – von Computern über Haushaltsgeräte bis hin zu Kommunikationssystemen, Transport und kritischer Infrastruktur.
Der neue Sub-1-nm-Chip von IBM integriert nahezu 100 Milliarden Transistoren auf einer Fläche in Fingernagelgrösse – fast die doppelte Dichte des 2-nm-Chips, den IBM 2021 vorgestellt hat. Möglich werde dies durch eine Reihe struktureller und materialtechnischer Innovationen, darunter die dreidimensionale Nanostack-Architektur.
Veröffentlichte technische Ergebnisse zeigen, dass der neue Chip voraussichtlich einen deutlichen Leistungssprung ermögliche – laut IBM bis zu 50 Prozent mehr Performance oder 70 Prozent höhere Energieeffizienz im Vergleich zu den 2-nm-Chips von IBM – und damit Anwendungen von generativer KI über Cloud-Infrastruktur bis hin zu künftigen elektronischen Geräten massiv beschleunigt.
"Der jüngste Durchbruch von IBM in der Chiptechnologie markiert einen Wendepunkt im Computing und verschiebt die Technologie von der Nanometer-Ära in die Grössenordnung von Atomen. Mit unserer neuen Nanostack-Architektur verkleinern wir nicht nur Transistoren, sondern definieren grundlegend neu, wie Chips aufgebaut werden, um deutlich mehr Leistung und Energieeffizienz zu erzielen“, sagte Jay Gambetta, Director of IBM Research und IBM Fellow.
Zur Herstellung dieses Chips haben Forschende von IBM eine völlig neue Transistorarchitektur entwickelt, genannt "Nanostack“ – das erste bekannte dreidimensionale, auf Nanosheet basierende Design der Branche. Nanostack stelle einen bedeutenden Fortschritt gegenüber der Nanosheet-Technologie dar, die in der Branche gegenwärtig führende Architektur, ebenfalls von IBM entwickelt. Das Nanostack-Design stapelt und versetzt Transistoren vertikal und nutzt eine 3D-sequenzielle Integration, um mehr Transistoren auf einem Chip unterzubringen. Darüber hinaus ermöglicht es den Einsatz unterschiedlicher Materialkombinationen in jeder Schicht, sodass Leistung und Energieeffizienz jedes Transistors unabhängig voneinander optimiert werden können.
Die Nanostack-Architektur wurde experimentell validiert – unter anderem durch ultradünnes dielektrisches Bonden in der CMOS-Integration, Nachweise für Dual-Channel-Engineering sowie funktionierende CMOS-Inverter, die die erwartete Schaltleistung zeigen. Diese Ergebnisse sollen bestätigen, dass die Nanostack-Technologie praktisch umsetzbar ist und echte Rechenfunktionen unterstützt.
Zusätzlich zeigten Forschende von IBM auf der VLSI 2026, dass die Nanostack‑Architektur eine Skalierung von 40 Prozent für SRAM ermögliche und damit Chipentwicklern die Möglichkeit eröffnet, deutlich effizientere Chips zu entwickeln und gleichzeitig die Anforderungen an hohe Bandbreiten für fortschrittliche KI‑Workloads zu unterstützen.
Mit dieser bahnbrechenden Struktur können Halbleiterstrukturen erstmals unterhalb der 1-nm-Grenze entwickelt werden. Damit bewegt sich die Skalierung in den Ångström‑Bereich, in dem Dimensionen sich der Grösse einzelner Atome annähern. Obwohl Technologieknoten heute eher eine Generation der Fertigungstechnologie als eine exakte physikalische Dimension bezeichnen, zeigt die IBM 0,7‑nm‑Technologie – auch als 7 Ångström bezeichnet –, wie eine weitere Skalierung möglich ist. Mit der neuen Nanostack‑Architektur stellt die Halbleiter‑Roadmap von IBM mindestens ein weiteres Jahrzehnt an Skalierungspotenzial in Aussicht.
Mit der Erwartung einer möglichst frühen Einführung der Nanostack-Technologie im Sub-1‑nm-Bereich sieht IBM einen Weg zur Produktionsreife bereits innerhalb der nächsten fünf Jahre.
IBM hat ausserdem kürzlich Pläne zur Gründung von Anderon bekannt gegeben, der weltweit ersten reinen Foundry für Quantum Chips.
